Diseño, síntesis, fabricación y prueba de unHasher SHA-256 en tecnología CMOS de 180 nm

Abstract

Este reporte surge de un proyecto de cooperación con ingenieros y científicos del departa- mento de Computer Engineering de la Universidad de Utah, Estados Unidos y el Laboratorio

de Microelectrónica de la Facultad Regional Buenos Aires de la Universidad Tecnológica Na- cional (FRBA-UTN). En el mismo se exponen las técnicas utilizadas para la síntesis de un Cir- cuito Integrado (CI)2 que representa un módulo hasher del algoritmo Secure Hash Algorithm

(SHA-256) lo cual es una función criptográfica de 256 bits de longitud. Este algoritmo adquirió popularidad con el auge de los BitCoins como criptomonedas. Las técnicas asincrónicas son

las técnicas metodológicas de diseño más prometedoras. En este trabajo se describe lo rea- lizado en las áreas de lógica, síntesis, layout, testing y manufactura. Cabe destacar que un

componente esencial de su síntesis física fue el desarrollo de un kit de Diseño Físico Interope- rable (iPDK) para el cual se utilizaron las herramientas de diseño automático de Synopsys® y

Mentor Graphics®. Por otra parte, la manufactura se realizó a través de MOSIS en un proceso de fabricación CMOS de 180 nm de 6 niveles de metal, provisto por IBM.

This work describes the initial steps of a joint collaboration with engineers and scientists of

the Computer Engineering Department of the University of Utah, USA. It presents the tech- niques used in the design and synthesis of an integrated digital circuit (IC). The target IC is

an embedded SHA-256 hasher module, which became popular with the noticeable advance of BitCoins as crypto currencies. The asynchronous design methodology is one of the most promising methodologies of IC design. In this article we simply describe our work in the areas of logic and physical synthesis, testing and manufacturing. One essential component for physical synthesis was the creation and adaptation of an Interoperable Physical Design Kit (iPDK) for the Synopsys® CAD environment and Mentor Graphics®. Manufacturing was done through MOSIS, on a 180 nm CMOS process with 6 metal layers from IBM.